当前位置:首页>>知识产权成果

沟槽存储器中位可擦嵌入式选择

发布时间:2025-11-18 11:10:20 人气:32

沟槽存储器中位可擦嵌入式选择

专利类型:

发明授权

申请(专利)号:

CN202210382257.2

申请日:

2022-04-12

授权公告号:

CN115206985B

授权公告日:

2025-11-18

申请人:

意法半导体(鲁塞)公司

地址:

法国鲁塞

发明人:

F·梅鲁尔; A·马扎基; M·阿克巴尔

专辑:

工程科技Ⅱ辑

专题:

工业通用技术及设备

主分类号:

H10B43/30

分类号:

H10B43/30;G11C16/10;G11C16/06

国省代码:

FR0HARST

页数:

27

代理机构:

北京市金杜律师事务所

代理人:

董莘

优先权:

2021-04-13 FR 2103797;2022-03-21 US 17/700,323

主权项:

1.一种存储器单元,包括:第一导电类型的第一掺杂阱,与第二导电类型的第二掺杂阱接触,所述第二导电类型与所述第一导电类型相反;所述第二导电类型的第三掺杂阱,与所述第一导电类型的第四掺杂阱接触;第一壁,与所述第二掺杂阱和所述第四掺杂阱接触,所述第一壁包括导电芯或半导体芯和绝缘护套;层的堆叠,包括至少部分覆盖所述第二掺杂阱和所述第四掺杂阱的第一绝缘层、第一半导体层、第二绝缘层和第二半导体层;以及第三半导体层,位于所述第二掺杂阱和所述第四掺杂阱以及所述第一壁的下方。

摘要:

本公开涉及沟槽存储器中位可擦嵌入式选择。在实施例中,存储器单元包括与第二导电类型的第二掺杂阱接触的第一导电类型的第一掺杂阱,第二导电类型与第一导电类型相反,与第一导电类型的第四掺杂阱接触的第二导电类型的第三掺杂阱,与第二阱和第四阱接触的第一壁,第一壁包括导电的或半导体芯和绝缘护套,层的堆叠包括至少部分覆盖第二阱和第四阱的第一绝缘层、第一半导体层、第二绝缘层和第二半导体层,以及位于第二阱和第四阱以及第一壁下方的第三半导体层。

查看法律状态
相似专利
本领域科技成果与标准
  • 科技成果

  • 相关标准

未找到相关数据

研究与应用
  • 本专利研制背景

  • 本专利应用动态

  • 所涉核心技术研究动态

期刊9

硕博10

会议1


XML地图 | 联系我们
Copyright © 2023 四川博新智数科技研究院 All Rights Reserved.
蜀ICP备2024074801号-1 电话:400-827-9521 信箱:ISTAER@126.com