检测破坏集成电路的完整性的企图的方法及集成电路
发布时间：2025-07-08 16:18:19 人气：17
检测破坏集成电路的完整性的企图的方法及集成电路
专利类型：
发明授权
申请(专利)号：
CN202010397652.9
申请日：
2020-05-12
授权公告号：
CN111933584B
授权公告日：
2025-07-08
申请人：
地址：
法国鲁塞
发明人：
专辑：
信息科技
专题：
无线电电子学
主分类号：
H01L23/00
分类号：
H01L23/00;G01R31/28;G06F21/75
国省代码：
FR0HARST
页数：
14
代理机构：
北京市金杜律师事务所
代理人：
董莘
优先权：
2019-05-13 FR 1904942
主权项：
1.一种用于检测破坏集成电路的完整性的企图的方法,所述集成电路包括仅掺杂有第一导电类型的并且具有正面和背面的半导体衬底,所述方法包括：检测所述半导体衬底从所述背面的变薄,其中检测所述变薄包括：第一测量位于所述正面上的第一触点、位于所述正面上的第二触点、以及位于所述背面上的导电晶片之间的所述半导体衬底的电阻值,其中所述第一触点和所述第二触点彼此间隔开,并且其中所述导电晶片与所述半导体衬底的背面直接电连接。
摘要：
公开了检测破坏集成电路的完整性的企图的方法及集成电路。集成电路包括半导体衬底。半导体衬底具有正面和背面。彼此间隔开的第一触点和第二触点位于正面上。导电晶片位于背面上。检测电路被配置为检测衬底从背面的变薄。检测电路包括测量电路,该测量电路对所述至少一个第一触点、所述至少一个第二触点和所述导电晶片之间的衬底的电阻值进行测量。响应于所测量的电阻值检测到变薄。
查看法律状态
相似专利
[1] 检测破坏集成电路的完整性的企图的方法及集成电路. A·萨拉菲亚诺斯;F·马里内特;J·德拉勒奥.中国专利:CN111933584A,2020-11-13
本领域科技成果与标准
科技成果
相关标准
科技成果共1条
[1] 电子元件产品质量在线检测技术的研究与应用. 魏泽鼎;张弛;樊劲辉;石建玲;吴永红;倪素环.国家科技成果.
研究与应用
本专利研制背景
本专利应用动态
所涉核心技术研究动态
期刊共54条
[1] 测量电路中的共地干扰问题. 钱柏年.中国集成电路,2017(03)
[2] 基于FPGA的差分延迟时间测量电路设计. 杨仪;周严.仪表技术与传感器,2023(05)
[3] 基于CPLD的角度偏差测量电路. 刘海乐.仪器仪表用户,2007(02)
[4] 位置敏感探测器测量电路噪声分析. 江孝国;李洪;杨兴林;文龙;石金水;张开志;王远.信息与电子工程,2010(01)
[5] 基于CMOS工艺的脉搏血氧测量电路设计. 陈力颖;胡雄伟;倪立强;祖肇晗;郭翠娟.天津工业大学学报,2017(05)
[6] 一种实用的数字式脉宽测量电路. 邵秀琴，何翔.中南民族学院学报(自然科学版),1994(02)
[7] 一种小信号放大测量电路的设计. 甄国涌;储俊.电测与仪表,2015(04)
[8] 伺服系统多通道角位置测量电路设计与实现. 杨睿;夏涛;黄瑛.机电工程技术,2023(09)
[9] 混沌测量电路耦合降噪研究. 金文光,诸东强,童勤业.浙江大学学报(工学版),2005(02)
[10] 一种高精度大范围时间测量电路的实现. 雷武虎,刘松秋,叶卫国,韩慧,李鹏宇.核电子学与探测技术,2004(05)
硕博共5条
[1] 基于FPGA的皮秒级多链时钟抖动测量电路研究. 郭帅.国防科技大学,2017
[2] 新型海洋温盐深测量电路系统的设计与研究. 刘炳岳.华北电力大学,2020
[3] 高精度片上抖动测量电路设计. 许浩博.东南大学,2016
[4] 随钻可控源中子孔隙度测量电路设计与实现. 李杰.电子科技大学,2024
[5] 高分辨率SRAM时序参数测量电路的设计及误差分析. 姜彬.上海交通大学,2017
