当前位置:首页>>知识产权成果

非易失性存储器数据总线

发布时间:2025-07-01 16:22:50 人气:8

非易失性存储器数据总线

专利类型:

发明授权

申请(专利)号:

CN202010335365.5

申请日:

2020-04-24

授权公告号:

CN111863047B

授权公告日:

2025-07-01

申请人:

意法半导体(鲁塞)公司

地址:

法国鲁塞

发明人:

F·拉罗萨

专辑:

信息科技

专题:

计算机硬件技术

主分类号:

G11C5/06

分类号:

G11C5/06;G11C16/24;G11C16/26

国省代码:

FR0HARST

页数:

14

代理机构:

北京市金杜律师事务所

代理人:

董莘

优先权:

2019-04-26 FR 1904443

主权项:

1.一种非易失性存储器集成电路,包括:存储器平面,被组织成行和列,所述列包含位线;针对每个位线的读取放大器,所述读取放大器被配置为在读取数据通道上生成输出信号;针对每个位线的复用元件,所述复用元件被配置为基于由所述位线的所述读取放大器递送的所述输出信号,在所述非易失性存储器集成电路的输出总线上提供数据信号;以及至少一个冗余位线,其中所述冗余位线的所述复用元件被配置为:基于由所述冗余位线的所述读取放大器递送的所述输出信号,在冗余数据通道上提供冗余数据信号,所述冗余数据通道被连接到其他位线的所述复用元件的冗余数据输入,其中所述读取数据通道分别沿着每个位线穿过所述存储器平面;并且其中每个读取数据通道被连接到相应的所述位线的所述读取放大器中的所有读取放大器。

摘要:

本公开的各实施例涉及非易失性存储器数据总线。一种非易失性存储器集成电路,具有被组织成的行和列的存储器平面,列包含位线。针对每个位线的读取放大器被配置为在读取数据通道上生成输出信号。读取数据通道分别沿着每个位线穿过存储器平面。每个读取数据通道被连接到相应的位线的所有的读取放大器。

查看法律状态
相似专利
本领域科技成果与标准
  • 科技成果

  • 相关标准

科技成果2

研究与应用
  • 本专利研制背景

  • 本专利应用动态

  • 所涉核心技术研究动态

期刊181

共 19 页     123456

硕博80

共 8 页     123456

会议4

报纸5


XML地图 | 联系我们
Copyright © 2023 四川博新智数科技研究院 All Rights Reserved.
蜀ICP备2024074801号-1 电话:400-827-9521 信箱:ISTAER@126.com