有能力以加速方式执行可配置处理的微控制器
发布时间：2025-02-23 12:47:57 人气：3
有能力以加速方式执行可配置处理的微控制器
专利类型：
发明授权
申请(专利)号：
CN201911013631.6
申请日：
2019-10-23
授权公告号：
CN111090612B
授权公告日：
2025-02-21
申请人：
意法半导体(格勒诺布尔2)公司; 意法半导体(鲁塞)公司
地址：
法国格勒诺布尔
发明人：
专辑：
信息科技
专题：
计算机硬件技术
主分类号：
G06F15/78
分类号：
G06F15/78;G06F1/04;G05B19/042
国省代码：
FR0ISGNB
页数：
9
代理机构：
北京市金杜律师事务所
代理人：
李春辉
优先权：
2018-10-24 FR 1859815
主权项：
1.一种微控制器,包括：处理器；以及耦合到所述处理器的硬件加速器；其中所述微控制器被编程为通过将至少一个参数从所述处理器传送到所述硬件加速器,来执行能够由所述至少一个参数进行参数化的处理操作,其中所述硬件加速器包括计算级,所述计算级在硬件方面被配置为在硬件方面执行所述处理操作,其中所述处理操作是具有多次迭代的迭代处理操作,并且所述至少一个参数指示所述处理操作的迭代次数。
摘要：
本公开涉及有能力以加速方式执行可配置处理的微控制器。一种微控制器包括处理器和耦合到处理器的硬件加速器。微控制器被编程为通过将至少一个参数从处理器传送到硬件加速器,来执行能够由至少一个参数进行参数化的处理操作。该微控制器可以是车载计算机的一部分。
查看法律状态
相似专利
[1] 用于可配置数学硬件加速器的微处理器集成配置控制器. 米卡埃尔·莫尔滕森.中国专利:CN104375972A,2015-02-25
[2] 有能力以加速方式执行可配置处理的微控制器. M·瓦利斯;S·马泽;D·阿拉德尼瑟.中国专利:CN111090612A,2020-05-01
[3] 一种时域有限差分法硬件加速器架构及其实现方法. 粟涛;孔昶;陈弟虎.中国专利:CN111209249A,2020-05-29
[4] 一种硬件加速器的可重构阵列优化方法及自动调优方法. 梅魁志;黄瀚霆;丁菡;赵英海;朱晓然;朱雷;常含;高凡;黄城栋;常蕃.中国专利:CN113220630A,2021-08-06
[5] 一种时域有限差分法硬件加速器系统及其实现方法. 粟涛;孔昶;陈弟虎.中国专利:CN111209249B,2021-11-02
[6] 用于可配置数学硬件加速器的微处理器集成配置控制器. 米卡埃尔·莫尔滕森.中国专利:CN104375972B,2018-04-06
[7] 一种可重构AI算法硬件加速器. 汪再兴;王林昌;施辉记.中国专利:CN117632844A,2024-03-01
[8] 一种硬件加速器的可重构阵列优化方法及自动调优方法. 梅魁志;黄瀚霆;丁菡;赵英海;朱晓然;朱雷;常含;高凡;黄城栋;常蕃.中国专利:CN113220630B,2024-05-10
[9] 一种稀疏片上训练硬件加速器架构及其实现方法. 李宝婷;陈嘉宁;张丹青;汪航;张旭翀;孙宏滨.中国专利:CN118760651A,2024-10-11
[10] 片上系统和计算机实现的方法. 阿夫尼·比尔德海亚;安德烈亚斯·格雷费;曼努埃拉·迈耶;卢卡斯·霍尔茨鲍尔;亚历山大·策;伊法特·布雷克纳.中国专利:CN120067039A,2025-05-30
本领域科技成果与标准
科技成果
相关标准
研究与应用
本专利研制背景
本专利应用动态
所涉核心技术研究动态
期刊共25条
[1] 基于FPGA的硬件加速器设计的研究与应用. 张启英;刘亚刚;张淑艳;朱娟.计算机光盘软件与应用,2013(17)
[2] 基于近端策略优化的阻变存储硬件加速器自动量化. 魏正;张兴军;卓志敏;纪泽宇;李泳昊.计算机研究与发展,2022(03)
[3] 神经辐射场硬件加速器设计研究综述. 吴立舟;朱浩哲;陈迟晓.集成电路与嵌入式系统
[4] 基于FPGA的卷积神经网络硬件加速器设计空间探索研究. 郭谦;贺光辉.微电子学与计算机,2020(08)
[5] 一种负载均衡的LSTM硬件加速器设计. 查羿;潘红兵.南京大学学报(自然科学),2019(05)
[6] 面向小型边缘计算的深度可分离神经网络模型与硬件加速器设计. 孟群康;李强;赵峰;庄莉;王秋琳;陈锴;罗军;常胜.计算机应用研究,2024(03)
[7] 一种基于AMBA总线的SoC硬件加速器设计. 闫启政;李斌;沈贵元.无线电通信技术,2015(01)
[8] 混合体系结构中有状态硬件加速器的优化. 马宜科;常晓涛;范东睿;刘志勇.计算机学报,2011(07)
[9] 利用硬件加速器提高处理器的性能. Paul Beckmann.今日电子,2008(11)
[10] 基于FPGA的一种μC/OS-Ⅱ硬件加速器设计. 徐向权;王正彦;范延滨.青岛大学学报(工程技术版),2017(04)
硕博共18条
[1] 低功耗高性能的卷积神经网络硬件加速器设计. 张永亮.合肥工业大学,2019
[2] 高性能硬件加速器的实现. 于敬巨.合肥工业大学,2017
[3] 可配置的LSTM硬件加速器设计及优化. 朱杏伟.南京大学,2019
[4] 基于超越函数硬件加速器的高性能RISC-Ⅴ处理器设计. 金泓逸.浙江大学,2023
[5] 基于FPGA的FFT硬件加速器和开发板设计. 陈辉.南京大学,2016
[6] 基于神经网络模型的硬件加速器设计空间探索及系统实现. 苏东初.国防科技大学,2020
[7] LSTM硬件加速器的运算单元优化. 查羿.南京大学,2020
[8] 基于缓存优化的ZynqNet硬件加速器设计. 陈卓.西南交通大学,2023
[9] 基于FPGA的高性能MobileNet硬件加速器. 郭良蛟.南京大学,2020
[10] 使用UML2.0的可重构多媒体硬件加速器设计与分析. 贺献辉.上海交通大学,2007
