用于二进制标志确定的电路和方法
发布时间：2024-12-06 11:30:25 人气：3
用于二进制标志确定的电路和方法
专利类型：
发明授权
申请(专利)号：
CN202011076523.6
申请日：
2020-10-10
授权公告号：
CN112650469B
授权公告日：
2024-12-06
申请人：
意法半导体(格勒诺布尔2)公司; 意法半导体(鲁塞)公司
地址：
法国格勒诺布尔
发明人：
专辑：
信息科技
专题：
计算机硬件技术
主分类号：
G06F7/575
分类号：
G06F7/575
国省代码：
FR0ISGNB
页数：
13
代理机构：
北京市金杜律师事务所
代理人：
董莘
优先权：
2019-10-11 FR 1911345
主权项：
1.一种用于二进制标志确定的方法,包括：通过算术和逻辑单元ALU电路中的加法/减法电路接收第一掩码二进制数据、用于所述第一掩码二进制数据的第一掩码、第二掩码二进制数据、用于所述第二掩码二进制数据的第二掩码和加法/减法运算信息；通过所述ALU电路中的所述加法/减法电路根据所述加法/减法运算信息,将所述第二掩码二进制数据与所述第一掩码二进制数据相加或将所述第二掩码二进制数据从所述第一掩码二进制数据相减,以生成输出掩码二进制数据；以及通过所述ALU电路中的所述加法/减法电路根据所述加法/减法运算信息,将所述第二掩码与所述第一掩码相加或将所述第二掩码从所述第一掩码相减,以生成输出掩码；以及通过所述ALU电路中的比较器电路确定所述输出掩码二进制数据的输出解掩码二进制数据的符号指示符位,所述确定包括：通过所述ALU电路中的所述比较器电路处理所述输出掩码二进制数据和所述输出掩码,而无需对所述输出解掩码二进制数据本身进行任何处理；其中所述输出掩码二进制数据通过向所述输出解掩码二进制数据添加所述输出掩码而被掩码；以及其中,根据以下条件被满足,所述符号指示符位等于“1”：(H-M+CH-M*2～n)≥(MH+2～(n-1))其中：H-M是所述输出掩码二进制数据；“+”表示加法运算；CH-M是在所述输出掩码二进制数据H-M的所述掩码操作期间可能出现的进位数字；MH是所述输出掩码；以及n是在所述输出掩码二进制数据和所述输出掩码中的位数。
摘要：
本公开的实施例涉及用于二进制标志确定的电路和方法。本公开涉及一种用于确定二进制数据的符号指示符位的电路和方法,该电路和方法包括用于处理利用掩码操作被掩码的二进制数据的步骤,并且不包括该二进制数据的任何处理步骤。
查看法律状态
相似专利
[1] 用于二进制标志确定的电路和方法. R·佩拉尔;F·罗曼.中国专利:CN112650469A,2021-04-13
[2] 用于二进制字的提取和插入的设备和方法. R·佩拉尔;F·罗曼.中国专利:CN112650470A,2021-04-13
[3] 用于处理掩蔽数据的处理器和方法. R·佩拉尔;F·罗曼;J-M·德里安;C·艾希瓦尔德.中国专利:CN112650471A,2021-04-13
本领域科技成果与标准
科技成果
相关标准
未找到相关数据
研究与应用
本专利研制背景
本专利应用动态
所涉核心技术研究动态
期刊共1条
[1] 众核处理器中使用写掩码实现混合写回/写穿透策略. 林伟;叶笑春;宋风龙;张浩.计算机学报,2008(11)
硕博共1条
[1] 浮点加减法的模拟验证. 李振.西北工业大学,2006
会议共1条
[1] 基于随机掩码的AES算法抗DPA攻击硬件实现. 刘海清;陆洪毅;童元满.第23届全国计算机安全学术交流会,2008
