当前位置:首页>>知识产权成果

每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构

发布时间:2024-09-27 17:32:06 人气:5

每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构

专利类型:

发明授权

申请(专利)号:

CN201910666249.9

申请日:

2019-07-23

授权公告号:

CN110782932B

授权公告日:

2024-09-27

申请人:

意法半导体(鲁塞)公司

地址:

法国鲁塞

发明人:

F·塔耶特; M·巴蒂斯塔

专辑:

信息科技

专题:

计算机硬件技术

主分类号:

G11C11/412

分类号:

G11C11/412;G11C11/417;G11C16/08;G11C16/14;G11C16/24

国省代码:

FR0HARST

页数:

28

代理机构:

北京市金杜律师事务所

代理人:

王茂华

优先权:

2018-07-24 US 16/043,425

主权项:

1.一种非易失性静态随机存取存储器(NVSRAM),包括:NVSRAM单元,包括:SRAM存储器单元;第一门,基于字级字线信号,选择性地将所述SRAM存储器单元直接电耦合到位线;缓冲器电路,基于SRAM读取字线信号,将所述SRAM存储器单元的逻辑状态传输到所述位线;单个EEPROM存储器单元,具有接收控制栅极信号的控制端子;第二门,基于EEPROM读取信号,选择性地将所述单个EEPROM存储器单元直接电耦合到所述位线;以及第三门,基于重新加载信号,选择性地将所述SRAM存储器单元直接电耦合到所述单个EEPROM存储器单元;以及电源锁存器,所述电源锁存器被配置为生成用于为所述SRAM存储器单元供电的电源信号;其中所述电源锁存器包括:第一锁存器,被配置为当复位写入信号处于逻辑高时置位,并且被配置为当置位信号和用于所述SRAM存储器单元的字线两者都处于逻辑高时复位;反相器,具有耦合到所述第一锁存器的输出的输入;其中所述电源信号在反相器的输出处被生成。

摘要:

本公开的各实施例涉及每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构。非易失性静态随机存取存储器(NVSRAM)单元包括SRAM单元和单个EEPROM单元。第一门基于字级字线信号将SRAM单元耦合到位线。EEPROM具有接收控制栅极信号的控制端子。第二门基于EEPROM读取信号将EEPROM耦合到位线。第三门基于重新加载信号将SRAM单元耦合到EEPROM。电源锁存器生成用于SRAM单元的电源信号。控制栅极锁存器生成控制栅极信号,控制栅极锁存器在擦除信号和电源信号都处于逻辑高时置位,或者在编程信号和电源信号的补信号都处于逻辑高时置位,并且在读取信号处于逻辑高时复位。

查看法律状态
相似专利
本领域科技成果与标准
  • 科技成果

  • 相关标准

科技成果1

研究与应用
  • 本专利研制背景

  • 本专利应用动态

  • 所涉核心技术研究动态

期刊120

共 12 页     123456

硕博37

共 4 页     1234

会议5

报纸5


XML地图 | 联系我们
Copyright © 2023 四川博新智数科技研究院 All Rights Reserved.
蜀ICP备2024074801号-1 电话:400-827-9521 信箱:ISTAER@126.com